| 
			
			价格:(包含中国大陆,港澳运费)全升级版:         13600元
 全升级版已包含以下升级选项:
 1,两个时钟为Accusilicon飞秒时钟,
 2,USB隔离器及独立供电,
 3,金属遥控器。
 
  
 Accusilicon clocks:
 
       
 点击下载USB驱动 
			Amanero 
			combo 384
 R-27 (2021款)的特性:
 1,   USB与HDMI输入均分别配备隔离器,杜绝信号源的干扰,隔离器前使用隔离的A类稳压电源供电。(新升级)
 2,    USB使用双向传输隔离器,既向FPGA处理器传输IIS信号,也接收FPGA处理器发送的
			同步时钟信号,USB界面本身不再装备数据时钟,
			使用同步时钟令信号传输更精准,令音质大幅度提升到
			相当于上代R-27加DI-20 (但不是DI-20HE)的音质效果。(新升级)
 3,   HDMI配备独立隔离器提升了HDMI输入的音质。(新升级)
 4,   FPGA数据处理模式为并行处理模式。
 IIS信号是串行数据模式,每个数据都需要一个时钟周期,一帧左右声道数据需要64个时钟周期
			,受到64个时钟周期稳定性的影响。
 而并行模式只需要一个时钟就可以传输及处理左右声道的32位数据,大大提高了运行处理速度且更不受时钟稳定性的影响。
 IIS输入数据(USB与HDMI-IIS)
			一输入就立即被重组成两组32位并行数据。SPDIF信号解调后也通过两组24位并行数据方式送到下一级处理。DSD数据也是一输入就重组成
			两组64位并行数据处理。
 经对比聆听,并行处理模式可以令声音更清晰中性,动态更佳而更具模拟味。
 5,    新构架的时钟管理设计,时钟工作更稳定
			,透明度更高细节更丰富。
 6,     DSD使用内置异步时钟重新校对,明显提高播放的清晰度与动态。
 7,    SPDIF 支持DOP播放。
 
 R-2R DAC 的优缺点:
 优点 :
 1, R-2R 
			不会将时钟信号转换到输出信号。
 2, R-2R 不敏感于 jitter 但 
			Delta-Sigma 就相当敏感。
 3, 
			R-2R的输出信号电平的精准度高于Delta-Sigma  .
 缺点 :
 1, R2R 
			的谐波失真度可以做到相当低但还不能做到象ES9038 
			PRO (Delta-Sigma)那样的低谐波失真。
 2, Glitch 
			与梯阶电阻的精度不容易解决。
 
			市场上流行的R-2R设计:
 无论是DIY套件或是厂制品,R-2R已经变得流行。
 在低价位的DIY 套件市场,通常的设计是学习了MSB旧有技术,但仅保留了信号转换的部分而舍弃了原厂精妙的设计。这种设计是通过数据串行输入到移位寄存器IC去将数据
			转换到模拟信号的转换,是根本无法解决R-2R的技术难题,这种设计的性能是完全依赖梯阶电阻的精度。
 
   
 在Hi -End 
			市场的厂制品,使用了相当复杂的技术去解决R-2R存在的问题,从而达到高性能与音质。
			一些厂家使用移位寄存器IC的串行控制模式。下图的设计是使用了FPGA并行控制梯阶电阻开关的方式。并行控制模式,每一bit的梯阶电阻开关都单独控制,因此具有超高速度
			(并行模式仅需1个时钟周期去输出所有数据, 串行模式则需要
			至少8到24个时钟周期)去发送或更新数据,并可以在任何时候即时纠正数据从而令输出信号具有低失真特性,解决由于电阻公差及Glitch等引致的问题。
 
   
 相当重要的FPGA/CPLD:
 FPGA/CPLD是可编程的逻辑阵列器件。
 现今,FPGA已应用在不少 Hi-End级别的DAC产品中, 
			象流行的ROCKNA WAVEDREAM DAC.
 自2008年我们开始在DAC产品中使用FPGA设计。
 本机由1片FPGA,5片CPLD 
			芯片组成整机数字电路。
 FPGA内部的硬件布局,可以通过软件去设计与排布,并且硬件是可以通过软件
			更新进行升级。
 当升级固件时,硬件就会同时得到升级。这样的设计具有相当高的灵活性,可以通过软件升级实现音质的提升,增加更多更新的功能,以及令产品永远不会落后于时代。
 
 责任重大的FPGA/CPLD:
 1,FPGA 内建高性能SPDIF解调器,而不采用市场上固化低性能的SPDIF解调芯片如  
			DIR9001, WM8805 and AK411X 等.
 2,重组时钟及FIFO技术,输出数据可以精准同步到时钟上,拒绝jitter.
 3,内建 2X, 4X 
			and 8X 数字滤波器,及不同算法NOS模式可供用户选择最贴合个人口味的音色。
 4,通过独特设计模拟TDA1541+SAA7220的音色。
 
 
 责任重大的FPGA:
 1, 内建高性能SPDIF解调器,而不采用市场上固化低性能的SPDIF解调芯片如  
			DIR9001, WM8805 and AK411X 等.
 2, 
			重组时钟及FIFO技术,输出数据可以精准同步到时钟上,拒绝jitter.
 3, 内建 2X, 4X 
			and 8X 数字滤波器,及4种不同算法NOS模式可供用户选择最贴合个人口味的音色。
 
 
 全分立件纯A类真正平衡耳放/前级与Master 
			9相同设计:
 内置的耳放/前级对DAC的音质影响是决定性的。再优秀的数字电路设计,没有一个优秀的模拟输出级设计,音质也会变得极其普通。
 本机由高速的CAST放大器担任信号的放大与处理,CAST放大器是没有负反馈的设计,且工作于电流信号模式,而不必象其他的设计一样,将信号反复在电流与电压间多次变换。
 CAST的独特设计优势,DA输出信号只需要一级增益放大即可输出到耳机或前级输出端,音染最低,音质最真实自然。
 输出的缓冲器级是菱形输出电路
			,使用了8个每个功率高达150W的输出管,并设置到纯A类状态,杜绝开关失真,
			偶次谐波丰富,令声音更真实好听。
 整个模拟电路工作于完全没有局部或环路反馈的状态。
 
 
 强大的电源设计:
 DAC 内建14组超高速超低噪音电源并组成双重稳压以更好消除电源噪音,供电到各不同数字部分。
 内建4组纯A类并联稳压电源供电到模拟放大器电路。
 本机使用3个共135W 
			的R型变压器,对数字电路,左右声道模拟电路进行分离独立供电。
 
 
 |