心睿 · 志远

首页

产品索引

保修服务

购买方法

联系我们

发货信息

睿志论坛

English


 

R-8 MK2

 

(真正平衡全分立件R-2R DAC)
 

 

   

     
注:安装工艺与设计更新升级以致实物内外改变恕不另行告知。

概述 使用指引 规格 定制选项

价格:(包含中国大陆,港澳运费)
R-8 MK2与R-8 EC 具有相同的音质效果,如果客户需要外接10M时钟功能,推荐选购R-8EC版本。如果客户无需外接10M时钟功能,推荐选购 R-8 MK2.
R-8 MK2
   :11600元

R-8 EC      :11800元
在R-8 MK2中,IN2 BNC作为BNC同轴输入端子。
在R-8 EC版本中,
IN2 BNC输入为外接10MHz时钟端子。 外接时钟要求为75欧阻抗,1-3Vp-p,方波 及正弦波均可工作,推荐使用方波信号。

点击下载USB驱动 Amanero combo 384

独一无二的Jitter消除技术:

         Jitter 一直被认为是数码系统声音 实际表现不如高档模拟系统的根源。
         传统的一些DAC设计,对于时钟的处理方法是跟随捕捉以还原信号源的时钟,有些还有修正缩小Jitter的功能 ,但如果信号源的Jitter较大,效果就有限。
         对于设备测试时这种方案更容易获取高分,但当实际使用中,多数的信号源都具有较大的Jitter ,以致音质表现不如人意。
         有些只需花1000元就可以买到的DAC,指标上比销量不俗的某外国品牌数万元DAC还要好。有谁会认为这1000元的DAC是更好听。这就象是不久前中保研直接拿两个品牌的汽车对撞后网友形容在测试中得高分的车:“测试没输过,实战没胜过。”
         以下三个产品图表来自三个不同其他品牌,猜哪个最贵?(答案在本页最底部)
产品A
     
产品B
      
产品C
      
         为了完全杜绝信号源Jitter的影响,在本机中,采用的是异步的时钟方式去处理。
         先读取并储存相当数量的信号源数据到RAM中,舍弃使用信号源的时钟,而直接使用本机的高性能Accusilicon时钟与RAM中的数据进行同步输出。由于数据与时钟均是内部传输,可忽略传输对Jitter的影响,Jitter 值就是本机所用的时钟参数。
               
          这种处理方式的关键在于保证数据传输完整性,这就是技术上的秘密。 在传输数百万个数据中只要丢失了任意一个数据,都可以在聆听音乐时出现一个尖锐,明显,象黑胶碟系统中静电的“啪” 声。
          何先生对音乐热爱,总能在聆听音乐时激发出各种新构思,而我们不仅自己拥有软硬件技术优势,更对音乐有着正确理解,无需依赖外聘人员,即 时可以直接实践聆听中突发的构思,追求并实现最逼真的声音还原。
         由于本机时钟与信号源时钟的完全隔离独自运行,传统的测试方法已不能测试本机Jitter 的性能,需要特制的数据采集电路测试。对于普通用户来说,最佳的测试方法就是聆听,几无Jitter 的声音非常逼真自然,清澈如水 ,模拟味十足。

R-8 MK2 的特性:
         R-8自从2018年推出,至今已经3年,受益于R-8运用全可编程设计的电路,在这3年间我们不断通过固件更 新令客户使用体验不断提升。
         R-8MK2 在2020年初完成设计与测试,经过一年的不断试听,调整软件与硬件
        
运用最新的分立件伺服稳压电源,性能可媲美电池。 通过超过一年时间针对各部分电路进行校调优化,对DA电路的数字与模拟进行分离供电。 其他数码电路使用超高速线性稳压电源,模拟电路依然使用纯A类电源供电,达到最佳的听感效果。
        直到完全满意声音的逼真表现及明显比上代产品有提升,才进行排产与销售。
       

 1,   全分立件真正平衡电流传输设计。
         4组全分立件单独的 DSD 硬件解码器。
         8组全分立件R-2R DA模组组成两声道平衡推挽解码器。
         运用最新设计的分立伺服稳压电源专门供电到数码电路,性能可媲美电池但又避免了电池供电声音干瘦的特性,且令本产品工作温度远低于旧有型号。时钟电路与模拟电路依然使用最佳声音搭配的纯A类稳压电源供电。(新升级)
2,  通过长时间聆听黑胶唱机系统,我们成功将模拟黑胶声音特性做到本产品中,通过按键去控制是否加入模拟功能。(新升级)
3, USB与HDMI输入均分别配备隔离器,及两组线性电源分别对隔离器前的USB 与HDMI 分离供电 ,杜绝信号源的干扰。
        a,  USB使用双向传输隔离器,既向FPGA处理器传输IIS信号,也接收FPGA处理器发送的 同步时钟信号,USB界面本身不再装备数据时钟, 使用同步时钟令信号传输更精准,令音质大幅度提升到优于上代R-8 加DI-20 (但不是DI-20HE)的音质效果。
        b,  HDMI配备独立隔离器提升了HDMI输入的音质。
4,  显示输入信号采样率功能。(新升级)
5,   整机数字电路全部由1片FPGA 与 5片CPLD可编程器件组成 ,使不同功能电路分离以隔绝干扰,应用传输速度最快的并行数据处理模式,且支持升级固件以提升音质效果。
         FPGA数据处理模式为并行处理模式。
         IIS信号是串行数据模式,每个数据都需要一个时钟周期,一帧左右声道数据需要64个时钟周期 ,受到64个时钟周期稳定性的影响。
         而并行模式只需要一个时钟就可以传输及处理左右声道的32位数据,大大提高了运行处理速度且更不受时钟稳定性的影响。
          IIS输入数据(USB与HDMI-IIS) 一输入就立即被重组成两组32位并行数据。SPDIF信号解调后也通过两组24位并行数据方式送到下一级处理。DSD数据也是一输入就重组成 两组64位并行数据处理。
         经对比聆听,并行处理模式可以令声音更清晰中性,动态更佳而更具模拟味。
6,    两个频率高达90 / 98MHz Accusilicon 时钟提供整机同步时钟,无需经过PLL升频即可应用于高码率音乐播放。
         新构架的时钟管理设计,时钟工作更稳定 ,透明度更高细节更丰富。
7,     DSD使用内置异步时钟重新校对,明显提高播放的清晰度与动态。
8,    SPDIF 支持DOP播放。
9, 所有数字模式设置均可在面板上完成 (无需打开机器)。
10, 机器后板安装有固件升级接口(升级固件无需打开机器)。

R-2R DAC 的优缺点:

               
优点 :
           1, R-2R 不会将时钟信号转换到输出信号。
           2, R-2R 不敏感于 jitter 但 Delta-Sigma 就相当敏感。
           3, R-2R的输出信号电平的精准度高于Delta-Sigma  .
           缺点 :
           1, R2R 的谐波失真度可以做到相当低但还不能做到象ES9038 PRO (Delta-Sigma)那样的低谐波失真。
           2, Glitch 与梯阶电阻的精度不容易解决,(但我们已从固件设计上解决这些问题)。


市场上流行的R-2R设计:
         
无论是DIY套件或是厂制品,R-2R已经变得流行。
          在低价位的DIY 套件市场,通常的设计是学习了MSB旧有技术,但仅保留了信号转换的部分而舍弃了原厂精妙的设计。这种设计是通过数据串行输入到移位寄存器IC去将数据 转换到模拟信号的转换,是根本无法解决R-2R的技术难题,这种设计的性能是完全依赖梯阶电阻的精度。


         
在Hi -End 市场的厂制品,使用了相当复杂的技术去解决R-2R存在的问题,从而达到高性能与音质。 一些厂家使用移位寄存器IC的串行控制模式。下图的设计是使用了FPGA并行控制梯阶电阻开关的方式。并行控制模式,每一bit的梯阶电阻开关都单独控制,因此具有超高速度 (并行模式仅需1个时钟周期去发送或更新所有数据, 串行模式则需要 至少8到24个时钟周期)去发送或更新数据,并可以在任何时候即时纠正数据从而令输出信号具有低失真特性,解决由于电阻公差及Glitch等引致的问题。
     

梯阶电阻的精度:

               
很多人只关心梯阶电阻的精度, 他们看来R-2R就是取决于电阻的精度。
           现今,24 bit已是一个标准,但可制造的电阻精度是否可以达到24 bit?
           即使是16 bit, 精度要求已是1/66536, 即使是 0.1% (1/1000)的电阻精度,是完全不足够的。就算是0.01% (1/10000),也依然未能达到 16  bit的要求,更不要说是24 bit.
          因此电阻的精度并不是解决问题的方向。假如世界上有0.00001%的电阻,能达到24 bit的要求,但梯阶电阻的开关内阻的离散性,会将这个超级高精准度 的优势完全抹去。
           我们要从技术上解决问题,而不是单凭提高电阻的精度。但我们依然在产品中使用超高精度的电阻。
          

相当重要的FPGA/CPLD:

              
FPGA/CPLD是可编程的逻辑阵列器件。
           现今,FPGA已应用在不少 Hi-End级别的DAC产品中, 象流行的ROCKNA WAVEDREAM DAC.
          自2008年我们开始在DAC产品中使用FPGA设计。
          本机由1片FPGA,5片CPLD 芯片组成整机数字电路。
          FPGA内部的硬件布局,可以通过软件去设计与排布,并且硬件是可以通过软件 更新进行升级。
           当升级固件时,硬件就会同时得到升级。这样的设计具有相当高的灵活性,可以通过软件升级实现音质的提升,增加更多更新的功能,以及令产品永远不会落后于时代。


责任重大的FPGA/CPLD:

               
1,FPGA 内建高性能SPDIF解调器,而不采用市场上固化低性能的SPDIF解调芯片如  DIR9001, WM8805 and AK411X 等.
           2,重组时钟及FIFO技术,输出数据可以精准同步到时钟上,拒绝jitter.
           3,内建 2X, 4X and 8X 数字滤波器,及不同算法NOS模式可供用户选择最贴合个人口味的音色。
            4,通过独特设计模拟黑胶碟播放系统的音色。
          


分立件输出级:

               
信号经过最后一级是模拟输出级,输出级对DAC的音质影响是决定性的。再优秀的数字电路设计,没有一个优秀的模拟输出级设计,音质也会变得极其普通。
           高速的CAST放大器担任信号的放大与处理,CAST放大器是没有负反馈的设计,且工作于电流信号模式,而不必象其他的设计一样,将信号反复在电流与电压间多次变换。
            输出的缓冲器级是单端纯A类FET设计,且两组并联以实现更低的输出阻抗。
            总而言之,输出级是工作于纯A类的状态,完全没有负反馈, 以可以重现纯净与逼真的声音信号。
            DAC内建四个OPA运放担任直流伺服功能,这样DAC就无需耦合电容也可以正常工作,避免了电容产生的音染。
            在DA 模块后的所有信号通道,没有使用任何开关元件以实现最真最纯的音质效果。
            

强大的电源设计:

               
DAC 内建有3个R型变压器,总功率达到 135W,对数字部分, 左右声道的模拟部分进行分离独立供电。
           数字处理电路使用的9组超高速低噪音稳压电源组成双重稳压供电。
           模拟部分使用4组纯A类稳压电源对输出放大器供电,及4组性能可媲美电池的分立件伺服型稳压电源对DA模块进行数模分离供电。
           全部电源都具有超高速及超低噪音的特性。纯净的独立电源供电令各部分电路均达到最佳的性能与音质。
                                    

布局 :
               
DAC使用5MM厚的铝板去分隔开数字部分,左与右声道模拟部分及变压器部分,以避免它们之间的相互干扰。
            左右声道的模拟部分使用对称布局分布于数字部分两侧,具有相同的信号线长度与距离,令音质更精准。
           繁复的布局与安装工艺只因为了音质更清晰纯真,背景更宁静,音场更宽广。

  

          


产品A:USD150 DAC

产品B: USD5000+ 美国P品牌DAC
 
产品C:USD10000 英国E品牌RIAA前置
 


 

备案序号:粤ICP备05020367号

版权所有:          何庆华  睿志音响

Copyright(C) 2004   www.audio-gd.com    All Rights Reserved